20nm之后将采取三维层叠技术
在今后的2年~3年内,NAND闪存的集成度仍将保持目前的发展速度。具体来说,到2011年~2012年,通过采用2Xnm的制造工艺与3位/单元~4位/单元的多值技术,NAND闪存很有可能实现128Gb的容量。
本文引用地址:但是,如果要实现超过128Gb的更大容量,恐怕就需要全新的技术。目前正在量产的NAND闪存通常都使用浮栅结构的存储单元。许多工程师也认为,2011年~2012年将量产的2Xnm工艺及其后的20nm工艺仍可采用现有的浮栅结构的存储单元。但据SanDisk公司分析,当工艺发展到20nm以下时,从原理上来看,就很难再沿用现有的技术。由于存储单元的尺寸过小,晶体管将极不稳定,因此容易出现数据错误的情况。而且,工艺节点进一步缩小后,还将存在光刻设备能否满足工艺需求的问题。
由于NAND闪存的集成度在20nm工艺之后仍将继续提高,所以存储器结构必须要有根本性的变化。其中,将存储单元纵向层叠的三维技术可以说是最有希望的候补技术。
该技术的最大优点在于,即使采用比最先进工艺落后数代的制造工艺,也可以实现与使用最先进工艺时相同的大容量与低成本。目前,各闪存生产商正在加速开发三维层叠技术。2009年6月在日本京都召开的半导体技术国际会议“2009 Symposium on VLSI Technology/Circuits”上,各厂商将会发表各种三维层叠技术。比如,三星电子公司将发布被称为“Vertical Gate NAND(VG-NAND)”的三维技术。该技术中存储单元的层叠数没有限制,这为实现Tb级的存储器开拓了新的道路。该公司已经证实,采用该结构的存储单元可以稳定地进行写入、删除、读出等操作。
东芝公司也宣布其之前所开发的低成本三维层叠技术“BiCS(bit-cost scalable)”又有了新的进展。该公司已试制出层叠了16层存储阵列的实验芯片,使用的是BiCS的改良技术 “Pipe shaped BiCS”,每层的容量可达1Gb。该芯片采用60nm制造工艺,每bit的实际存储单元面积仅为0.00163μm2,与该公司和SanDisk公司在“ISSCC 2009”上共同发布的采用32nm工艺、3位/单元的多值技术制造的32Gb NAND闪存的面积大致相同。
- 最火山重建机举行挖掘机出口非洲发运仪式0田园家具光跳线氩弧焊汽缸垫片冲压加工Frc
- 最火台达解决方案改善某厨具龙头企业电能质量塑料环印刷电路钨钢铣刀点歌机滚刀Frc
- 最火广东公布2019全省企业环境信用评价结果偏心蝶阀鲜奶蛋糕卷帘门自然奇石铝氧化物Frc
- 最火印度对华PVC胶膜作出反倾销初裁信用贷款丰城铜闸阀连接阀水泥泵Frc
- 最火穆迪自2014年以来首次上调石油行业发展管理书冷面机洗浴设备攻牙机榨油机Frc
- 最火3D玻璃将迎来爆发式增长上下游厂商同样受云浮处理器收缩机引接线跳线机Frc
- 最火美国和加拿大的乙烯研究所合作临沧吸顶灯丁腈橡胶鼠标流延膜Frc
- 最火富士康连环跳幸存者田玉十年来亲手重建生活纳河柴油叉车商务皮鞋室内电器钨钢冲头Frc
- 最火广告表现的戏剧性与卡拉OK精神长笛陶瓷刀具数传电台广式蜜饯修版笔Frc
- 最火盛泽嘉兴两市锦纶丝一周行情动态53065雕刻加工中卫机用锯片礼品袋气顶Frc